在 SoC 设计中，可测试性设计至关重要。目前有多种可测试性设计方法。数字逻辑模块的可测试性设计一般都会采用内部扫描设计技术，但随着芯片规模增大，传统内部扫描设计会生成众多长测试向量，测试成本飞速增加。因此可引入伪内建自测试（PBIST）方法减少测试数据和缩短测试时间，利用内部产生的伪随机序列检测尽可能多的故障。还可引入片上多输入鉴别寄存器（OPMISR）技术对测试响应进行压缩，降低对 ATE 缓存容量的要求，同时倍增扫描链条数，缩短测试向量移位输入所需时钟周期。Mentor Graphics 的嵌入式决定性测试（EDT）技术采用测试数据压缩技术，对测试激励和测试响应都进行压缩，通常能带来数十倍的测试数据压缩率。

  对于存储器核的可测试性设计也有相应方法。此外，可测性设计还包括软硬件协同验证，要把软硬件当作一个完整的测试中元件，对涉及软硬件结合状态的方案来测试。可测试性设计还面临着巨大挑战，同时也成为 SoC 设计的一个重要研究热点。随着设计规模慢慢的变大，工艺尺寸越来越小，测试成本逐步的提升，为降低测试成本和难度，提高芯片质量和成品率，需要为芯片进行可测试设计。例如在 SoC 设计中，可测试性设计（DFT）已成为不可或缺的环节，旨在提高芯片测试的效率和准确性，确定保证产品质量和可靠性。

  数字逻辑模块的可测试性设计一般都会采用内部扫描设计技术。随着芯片规模向着上千万门级发展，传统的内部扫描设计会生成数目众多的相当长的测试向量。这种设计方法旨在使数字逻辑模块内部的信号在外部能够被控制和观测，来提升测试的效率和准确性。内部扫描设计将芯片内部的寄存器替换成专门的寄存器，然后连接成一条或多条链。在测试时，只需要在输入端输入特定的测试模式（pattern），在输出端对比输出结果即可。这样做才能够节省很多测试用例开发时间，同时也减少测试时间。例如，在一个复杂的数字信号处理芯片中，数字逻辑模块的内部扫描设计能够在一定程度上帮助工程师快速定位和解决潜在的问题，确保芯片的性能和可靠性。

  对于存储器核的可测试性设计，主要有两种方式：MBIST（Memory Built-In Self-Test）和 MacroTest。MBIST 是针对一个或多个内嵌存储器创建 BIST 测试逻辑电路，以此来达到测试的目的。这种方式需要添加测试逻辑，虽然会增加存储器周围布线和时序的负担，但产生的测试向量相对较少，能减小测试的开销。例如，在一款通信芯片中，对于时序和布线稍紧张的芯片内部 RegisterFile，可优先考虑使用 MacroTest 方式来进行测试。而对于相对宽松的 SRAM，则可以采用 MBIST 方式。MacroTest 通过将用户自定义的测试向量转换为扫描测试向量的方式来测试被测对象。它只对测试对象的写端口信号进行控制，通过建立存储器的 ATPG（Automatic Test Pattern Generation）模型，生成测试向量并来测试。此外，还有存储器直接存取测试和片上微处理器测试等方法。存储器直接存取测试把嵌入式存储器部分从整个系统中分离出来，由专用的存储器测试电路连接到存储器接口上对嵌入式存储器来测试。这种方法可以从芯片的封装引脚直接对嵌入式存储器来测试，也可以直接对存储器测试的逻辑状态和存储器运行的过程进行监控和测试，但测试向量需要串行化后才能通过 I/O 端口的多路选择器送入存储器接口电路，增加了测试的复杂度和时间。片上微处理器测试利用 SoC 上的微处理器构造测试系统对嵌入式存储器来测试。首先选择测试算法，用微处理器的汇编语言编写测试算法程序，然后通过编译器得到可执行代码，下载到系统中，通过微处理器的运行产生相应的测试向量，并按照测试算法对嵌入式存储器来测试。测试结果由微处理器进行比较评估，也可以由专门设计的结果处理电路进行结果判定。这种方法利用 SoC 现有资源，不增加额外的面积开销，也不会降低性能。

  软硬件协同验证在可测试性设计中发挥着重要作用。对系统设计原型的 FPGA 硬件模拟系统进行验证，主要是对芯片的功能、硬件实时性和系统的可测试性设计进行仿真验证。软硬件协同验证系统由一个硬件执行环境和一个软件执行环境组成，通过在这两个环境之间进行交互和协同工作，来验证系统的正确性和性能。在 SoC 开发中，常用的有三种软硬件协同验证方案。这些方案在性能方面各有优劣，需要根据具体的应用场景进行选择和应用建议。例如，在一个复杂的多媒体处理 SoC 中，软硬件协同验证可以帮助工程师在设计阶段就发现和解决潜在的问题，提高系统的可靠性和性能。同时，软硬件协同验证也可以提高测试的效率和准确性，降低测试成本和风险。

  在 SoC 设计中，可测试性设计（DFT）已成为不可或缺的环节。随着半导体技术的飞速发展，系统级芯片（SoC）设计已成为现代电子设备中的主流。在 SoC 设计中，晶体管密度不断增加，电路复杂性也在提高，这使得测试难度不断加大。传统的测试方法已经无法满足现代 SoC 设计的测试需求，因此需要在设计阶段就考虑测试策略。DFT 旨在提高芯片测试的效率和准确性，确保产品质量和可靠性。首先，DFT 可以降低产品故障的风险。在产品生命周期的早期阶段发现并解决问题，能够避免后期的高昂代价。通过在设计阶段就进行可测试性设计，可以在生产阶段发现并解决潜在问题，降低产品故障的风险。其次，DFT 在 SoC 设计中的主要优化策略包括使用内建自测试（BIST）、引入边界扫描（Boundary Scan）和使用混合模式扫描等。内建自测试可以在芯片内部进行自动测试，无需外部测试设备。边界扫描则可以测试芯片的输入输出端口，确保芯片与外部设备的通信正常。混合模式扫描则结合了内建自测试和边界扫描的优点，提高了测试效率。在实际应用中，DFT 在 SoC 设计中的应用案例非常丰富。例如，在电路板设计中，可以通过 DFT 技术对电路板上的芯片来测试，确保电路板的正常运行。在功率放大器设计中，DFT 可以帮助设计师检测并解决潜在问题，提高功率放大器的性能和可靠性。

  综上所述，在 SoC 设计中，可测试性设计方法包括数字逻辑模块的内部扫描设计、存储器核的多种测试方法以及软硬件协同验证等。这些方法相互配合，共同提高 SoC 设计的可测试性，确定保证产品的质量和可靠性。

• 上一篇: 国家安全生产监督管理总局令（第40号）
• 下一篇: 2024年企业网盘推荐：够快云库的数据安全技术解析